PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-117355

(43) Date of publication of application: 28.05.1987

(51)Int.CI.

H01L 23/48

(21)Application number : 60-258135

(71)Applicant: FUJI ELECTRIC CO LTD

(22) Date of filing:

18.11.1985

(72)Inventor: KOMATSU YUKITETSU

HIROHASHI OSAMU SHIGETA YOSHIHIRO

(54) MANUFACTURE OF INTEGRATED CIRCUIT


(57) Abstract:

PURPOSE: To obtain ICs, which have the same external shape and terminal arrangement thereof forms a pair of reflection symmetry, by casting a resin, separating a connecting section for a lead frame, bending the end section of a lead section in either direction to the surface of the lead section and shaping a terminal.

constitution: An IC chip 1 is fixed to a die pad section 3 for a lead frame, and electrodes for the chip 1 and lead sections 4 for the lead frame are connected through wire bonding. The lead sections 4 are fastened to a molding die so as to be projected to the center in the thickness direction of a resin body, and a resin is casted.

The leads are formed, but the end sections of the lead sections 4 are bent to the side reverse to a

eliminating the possibility of defective wirings.



semiconductor mounting surface for the lead frame and terminals 7 are shaped in one lead sections while the end sections of the lead sections 4 are bent in the opposite direction in the other lead sections. Consequently, the two molded shapes take a reflection shape. Accordingly, when the two ICs are paired and disposed, terminals having the same terminal number are faced oppositely, thus facilitating connections to the same wiring conductor, then

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 公 開 特 許 公 報 (A) 昭62 - 117355

@Int.Cl.4

識別記号

庁内整理番号

❸公開 昭和62年(1987)5月28日

H 01 L 23/48

7735-5F

審査請求 未請求 発明の数 1 (全3頁)

9発明の名称 集積回路の製造方法

②特 願 昭60-258135

29出 頭 昭60(1985)11月18日

 ⑩発明者
 小松
 幸哲

 ⑩発明者
 広橋
 修

 ⑩発明者
 重田
 善

 0分子
 明者
 重出

川崎市川崎区田辺新田1番1号 富士電機株式会社内川崎市川崎区田辺新田1番1号 富士電機株式会社内川崎市川崎区田辺新田1番1号 富士電機株式会社内

⑪出 願 人 富士電機株式会社

弁理士 山口 巌

川崎市川崎区田辺新田1番1号

1. 発明の名称 集積回路の製造方法

2. 特許請求の範囲

100代 理 人

3. 発明の詳細な説明

【発明の属する技術分野】

一つの配線基板上に固定され、同一端子を同一 配線導体に接続するために鏡映対称の端子配列を 有する同一回路構成の対をなす集積回路の製造方 法に関する。

【従来技術とその問題点】

電子装置を構成するため多数の集積回路を記録を抵上に搭載する場合、集積回路を数列に近行のなるとが基板面積の小形化のたけに行われる。その場合、同一回路構成の集積回路の対称のので、同一配線導体に接続するためには鏡映対称のあるとが有利なことは明らかである。しかし、鏡映対称のマスクを増加して別ののであるとは、鏡映対称のマスクを増加して別回のなかのである。そのためこのような集積回路の製造原価の上昇を免れることができなかった。

【発明の目的】

本発明は、上述の問題を解決して同一回路構成で練映対称の嫡子配列を有して対をなす集積回路を共通の半導体チップを用いて製造する方法を提供することを目的とする。

【発明の要点】

本発明によれば、半導体チップの電極をリード フレームのリード部と接続し、次いでリード部が

-293-

型面に平行に型の空洞の中央に位置するようにリードフレームを固定して樹脂を注型したのち、リードフレームの連結部を切り離し、最後に樹脂と切り離したり、ドがの面に対していずれかの方向に曲げて鳴子を形成することにより、リードフォーミングの方向により鏡映対称の端子配列を有する対をなすれる。

【発明の実施例】

第1 図は本発明の一実施例により製造された一 対のフラットパッケージ集積回路の断面図でする。 いずれもICチップ1を接着剤2によりリードの レームのダイパッド部3に固着し、ICチャ級5の レームのダイパットがある。と次でリードがある。 ではイヤボンディングにより接続する。 ではイヤボが関節体の厚し、機関を注型する。 によりードフォーを行うが、第1図に示す ものは、第2図に示した世来の集積回路と同様に

- 3 -

めて大きい。

4. 図面の簡単な説明

第1図は本発明の一実施例による一対の集積回路の断面図、第2図は従来の集積回路の断面図、第3図は本発明により製造される集積回路の外観の一例を示す斜視図、第4図は本発明の一実施例による一対の集積回路の端子配列を示す平面図である。

1: I C チップ、 3: ダイバッド部、 4: リード部、 5: Au線、 6: 樹脂、 7: 嫡子。

R理从A理士 山 口 單位




リード部4の機部をリードフレームの半球体実装団と逆の側に直角に曲げて端子7を形成したのに対し、第1図心に示すものはリード部4の値部が反対方向に曲がられている。この結果第3図図に対ける場子配列は、第4図には子子を引する場合で示したように、第4図心に示したものと鏡映対称になっている。従ってるの両方の集積のいたがなったのは、同一配線球体への接続が容易で限配線の度がなくなる。


本発明は、樹脂封止時のリードフレームのリード部の固定位置を樹脂体の厚さ方向の方向を変えるのみで同一の外形で端子配列が鏡映対称の対をなまなりませることができ、2種類のウエーハから製造できるので、製造価を低下させることができ、得られる効果は循

【発明の効果】


- 4 -




第 1 図



第 2 図



第 3 図



第 4 図